1
Verilog实现的16位微控制器MSP430的内核。 详细的设计文档: https://github.com/olgirard/openmsp430/tree/master/doc
Verilog
2年多前
1
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
Verilog
2年多前
1
毕业后,自学微机原理相关内容,设计了基于RISCV指令集的一个五级流水线结构的CPU。由于是初次设计这样大规模的工程的缘故,加上又需要赶紧拿出阶段性成果的缘故,本设计暂时还未能实现状态寄存器和中断跳转的控制系统模块。
Verilog
接近2年前
1
【优秀课设】基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计 更新为准:https://mikezhou.blog.csdn.net/article/details/122004338
Verilog
2个月前
0
阿里,无剑 FPGA 开源
Verilog
2年多前
0
MIPI CSI -> USB, FPGA
Verilog
3年前
0
MIPI CSI -> HDMI
Verilog
3年前
0
项目是关于在 FPGA 上设计一个经过训练的神经 n/w(CIFAR-10 数据集),以使用深度学习概念(CNN-卷积神经网络)对图像 I/P 进行分类。 有 6 层(滑动窗口卷积、ReLU 激活、最大池化、扁平化、完全连接和 Softmax 激活)决定了我们的 I/P 图像的类别。Kernels/Filters用于从图像 I/P 进行特征检测。图像 I/P 可以是灰度/彩色的。
Verilog
2年多前
0
有损图像压缩算法,可以在硬件上以极低的功耗高效实现 图像压缩到1.25 BPP,其结果质量优于最先进的片上压缩算法 ( PSNR=33.16, SSIM=0.90 ) 提出了一种高效的 VLSI 架构,并在 FPGA 上实现 ASIC 设计的结果进一步验证了低硬件复杂性和高功率效率 我们的方法有望用于低功耗无线视觉传感器网络(WVSN)
Verilog
2年多前
0
http://zipcpu.com/about/zipcpu.html ZipCPU是 32 位 CPU RISC,最少指令集 只有加载和存储指令可访问内存 外设都通过Wishbone总线上的内存映射 I/O进行访问。 冯诺依曼架构 流水线架构,预取/解码/读取操作数/执行/回写。算术逻辑单元 (ALU)、 内存单元、 除法和浮点协处理器都可做执行。 可配置CPU。可选择逻辑量,用 LUT换速度
Verilog
2年多前
0
<8051软核处理器设计实战> 配套代码 链接:https://pan.baidu.com/s/1un2qtgekfKg8-_vLpnGm9g?pwd=open 提取码:open
Verilog
2年多前
0
Verilog 实现的802.11 OFDM PHY 解码器 1、完全可综合(在 Ettus Research USRP N210 平台上测试 2、全面支持传统 802.11a/g 3、支持 MCS 0 - 7 @ 20 MHz 带宽的 802.11n 4、使用 Python 解码器进行交叉验证 5、模块化设计,便于修改和扩展 完整文档:http://openofdm.readthedocs.io
Verilog
2年多前
0
OFDM 收发器 此存储库包含正交频分复用 (OFDM) 收发器的 RFSoC 演示。目前OFDM 系统仅与ZCU111+RFSoC2x2和RFSoC4x2的PYNQ 映像 (v2.7) 及更高版本兼容。
Verilog
2年多前
0
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
Verilog
2年多前
0
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
Verilog
2年多前

搜索帮助

0d507c66 1850385 C8b1a773 1850385