登录
注册
开源
企业版
高校版
搜索
帮助中心
使用条款
关于我们
开源
企业版
高校版
私有云
Gitee AI
NEW
我知道了
查看详情
登录
注册
12月28日,「开源中国源创会年终盛典」珠海站再次回归!点击免费报名参会
#FPGA
有37个公开仓库匹配此标签
开源许可
MulanPSL-2.0
0BSD
AFL-3.0
AGPL-3.0
Apache-2.0
Artistic-2.0
BSD-2-Clause
BSD-3-Clause
BSD-3-Clause-Clear
BSD-4-Clause
BSL-1.0
CC-BY-4.0
CC-BY-SA-4.0
CC0-1.0
CECILL-2.1
CERN-OHL-P-2.0
CERN-OHL-S-2.0
CERN-OHL-W-2.0
ECL-2.0
EPL-1.0
EPL-2.0
EUPL-1.1
EUPL-1.2
GFDL-1.3
GPL-2.0
GPL-3.0
ISC
LGPL-2.1
LGPL-3.0
LPPL-1.3c
MIT
MIT-0
MPL-2.0
MS-PL
MS-RL
MulanPSL-1.0
MulanPubL-1.0
MulanPubL-2.0
NCSA
ODbL-1.0
OFL-1.1
OSL-3.0
PostgreSQL
UPL-1.0
Unlicense
Vim
WTFPL
Zlib
Verilog
全部语言
Java
JavaScript
HTML
CSS
Python
C
Shell
C++
TypeScript
PHP
C#
Go
Objective-C
Android
Kotlin
Ruby
Assembly
Swift
NodeJS
Perl
Dart
Lua
Matlab
Rust
其他
PowerShell
HTML/CSS
微信
Scala
Groovy
C/C++
XSLT
R
QML
Pascal
Docker
CoffeeScript
FORTRAN
Erlang
Emacs Lisp
ActionScript
SQL
Smalltalk
Delphi
VHDL
M
TeX/LaTeX
ASP
Visual Basic
Clojure
Common Lisp
Awk
LiveScript
Haskell
Scheme
Elixir
Julia
易语言
OCaml
YAML
AutoHotkey
Pawn
Puppet
Ada
D
Standard ML
XML
Logos
Arduino
Prolog
VimL
汇编
Coq
Haxe
ColdFusion
Vala
Crystal
Scilab
Racket
Lisp
Slash
Eiffel
eC
DOT
Zephir
Nemerle
Stars
Starred
最新推荐
最近更新
lonngyue/openmsp430
1
Verilog实现的16位微控制器MSP430的内核。 详细的设计文档: https://github.com/olgirard/openmsp430/tree/master/doc
FPGA
软核
Verilog
2年多前
lonngyue/OFDM_802_22
1
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
FPGA
通讯
Verilog
2年多前
张睿严1/Linear_RISC_project
1
毕业后,自学微机原理相关内容,设计了基于RISCV指令集的一个五级流水线结构的CPU。由于是初次设计这样大规模的工程的缘故,加上又需要赶紧拿出阶段性成果的缘故,本设计暂时还未能实现状态寄存器和中断跳转的控制系统模块。
riscv
Verilog
FPGA
Verilog
接近2年前
Mike Zhou/基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计
1
【优秀课设】基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计 更新为准:https://mikezhou.blog.csdn.net/article/details/122004338
FPGA
TCD1206SUP
Verilog
2个月前
lonngyue/wujian100_open
0
阿里,无剑 FPGA 开源
FPGA
软核
Verilog
2年多前
lonngyue/USB3_MIPI_CSI2_RX_V2_Crosslink_NX
0
MIPI CSI -> USB, FPGA
FPGA
MIPI
Verilog
3年前
lonngyue/mipi-demo
0
MIPI CSI -> HDMI
FPGA
MIPI
Verilog
3年前
lonngyue/Image-Classification-using-CNN-on-FPGA
0
项目是关于在 FPGA 上设计一个经过训练的神经 n/w(CIFAR-10 数据集),以使用深度学习概念(CNN-卷积神经网络)对图像 I/P 进行分类。 有 6 层(滑动窗口卷积、ReLU 激活、最大池化、扁平化、完全连接和 Softmax 激活)决定了我们的 I/P 图像的类别。Kernels/Filters用于从图像 I/P 进行特征检测。图像 I/P 可以是灰度/彩色的。
机器学习
FPGA
Verilog
2年多前
lonngyue/microshift_compression
0
有损图像压缩算法,可以在硬件上以极低的功耗高效实现 图像压缩到1.25 BPP,其结果质量优于最先进的片上压缩算法 ( PSNR=33.16, SSIM=0.90 ) 提出了一种高效的 VLSI 架构,并在 FPGA 上实现 ASIC 设计的结果进一步验证了低硬件复杂性和高功率效率 我们的方法有望用于低功耗无线视觉传感器网络(WVSN)
FPGA
图像压缩
Verilog
2年多前
lonngyue/openarty
0
http://zipcpu.com/about/zipcpu.html ZipCPU是 32 位 CPU RISC,最少指令集 只有加载和存储指令可访问内存 外设都通过Wishbone总线上的内存映射 I/O进行访问。 冯诺依曼架构 流水线架构,预取/解码/读取操作数/执行/回写。算术逻辑单元 (ALU)、 内存单元、 除法和浮点协处理器都可做执行。 可配置CPU。可选择逻辑量,用 LUT换速度
FPGA
软核
Verilog
2年多前
lonngyue/R8051
0
<8051软核处理器设计实战> 配套代码 链接:https://pan.baidu.com/s/1un2qtgekfKg8-_vLpnGm9g?pwd=open 提取码:open
FPGA
软核
Verilog
2年多前
lonngyue/openofdm
0
Verilog 实现的802.11 OFDM PHY 解码器 1、完全可综合(在 Ettus Research USRP N210 平台上测试 2、全面支持传统 802.11a/g 3、支持 MCS 0 - 7 @ 20 MHz 带宽的 802.11n 4、使用 Python 解码器进行交叉验证 5、模块化设计,便于修改和扩展 完整文档:http://openofdm.readthedocs.io
FPGA
通讯
Verilog
2年多前
lonngyue/rfsoc_ofdm
0
OFDM 收发器 此存储库包含正交频分复用 (OFDM) 收发器的 RFSoC 演示。目前OFDM 系统仅与ZCU111+RFSoC2x2和RFSoC4x2的PYNQ 映像 (v2.7) 及更高版本兼容。
FPGA
通讯
Verilog
2年多前
lonngyue/OFDM_802_11
0
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
FPGA
通讯
Verilog
2年多前
lonngyue/OFDM_802_16
0
基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置,ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429
FPGA
通讯
Verilog
2年多前
1
2
3
点此查找更多帮助
搜索帮助
Git 命令在线学习
如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大,如何减小?
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release(发行版)
将 PHP 项目自动发布到 packagist.org
回到顶部