• 1
• 0
• 0

feifan1996/nanos-lite

• 1
• 0
• 0

feifan1996/nemu

• 1
• 0
• 0

feifan1996/abstract-machine

• 1
• 0
• 0

feifan1996/navy-apps

• 1
• 0
• 0

feifan1996/am_kernels

• 1
• 0
• 0

feifan1996/ics-pa

• 1
• 0
• 1

feifan1996/CSAPP forked from wjs/CSAPP

CSAPP中的相关lab

• 1
• 0
• 25

feifan1996/HDLGen_1

Perl

forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。

• 1
• 0
• 0

feifan1996/HDLGen

Perl

forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。

• 1
• 0
• 0

feifan1996/RiscSoC

RiscSoC 是一个芯片集成项目，包含了 Cortex-M0、Cortex-M3、MIPS、RISC-V、4-BIT 等内核的 SoC 集成，部分 SoC 使用的自己设计的内核