从 Netlist 到 GDS 的开源芯片设计 EDA 平台
Tool for analyzing single or multiple STDF(Standard Test Data Format V4) files
一个从零开始写的极简、非常易懂的RISC-V处理器核。
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IM 指令集，支持中断，支持 RT-Thread Nano 3.1.5