代码拉取完成,页面将自动刷新
同步操作将从 tangyiwen/imx6ull_freertos 强制同步,此操作会覆盖自 Fork 仓库以来所做的任何修改,且无法恢复!!!
确定后同步将在后台操作,完成时将刷新页面,请耐心等待。
.text //代码段
.align 2 //设置字节对齐
.global _start //定义全局变量
_start: //程序的开始
b reset //跳转到reset标号处
reset:
mrc p15, 0, r0, c1, c0, 0 /*读取CP15系统控制寄存器 */
bic r0, r0, #(0x1 << 12) /* 清除第12位(I位)禁用 I Cache */
bic r0, r0, #(0x1 << 2) /* 清除第 2位(C位)禁用 D Cache */
bic r0, r0, #0x2 /* 清除第 1位(A位)禁止严格对齐 */
bic r0, r0, #(0x1 << 11) /* 清除第11位(Z位)分支预测 */
bic r0, r0, #0x1 /* 清除第 0位(M位)禁用 MMU */
mcr p15, 0, r0, c1, c0, 0 /* 将修改后的值写回CP15寄存器 */
ldr sp, =0x80001000 //暂时设置到这个位置
b main
ldr pc, =main //跳转到main函数执行
/*跳转到light_led函数*/
// bl light_led
/*进入死循环*/
loop:
b loop
/*CCM_CCGR1 时钟使能寄存器地址,默认时钟全部开启*/
#define gpio1_clock_enible_ccm_ccgr1 0x20C406C
/*IOMUXC_SW_MUX_CTL_PAD_GPIO1_IO04 寄存器地址,用于设置GPIO1_iIO04的复用功能*/
#define gpio1_io04_mux_ctl_register 0x20E006C
/*IOMUXC_SW_PAD_CTL_PAD_GPIO1_IO04寄存器地址,用于设置GPIO的PAD属性*/
#define gpio1_io04_pad_ctl_register 0x20E02F8
/*GPIO1_GDIR寄存器,用于设置GPIO为输入或者输出*/
#define gpio1_gdir_register 0x0209C004
/*GPIO1_DR寄存器,用于设置GPIO输出的电平状态*/
#define gpio1_dr_register 0x0209C000
light_led:
/*开启GPIO1的时钟*/
ldr r0, =gpio1_clock_enible_ccm_ccgr1
ldr r1, =0xFFFFFFFF
str r1, [r0]
/*将PAD引脚复用为GPIO*/
ldr r0, =gpio1_io04_mux_ctl_register
ldr r1, =0x5
str r1, [r0]
/*设置GPIO PAD属性*/
ldr r0, =gpio1_io04_pad_ctl_register
ldr r1, =0x1F838
str r1, [r0]
/*将GPIO_GDIR.[4] 设置为1, gpio1_io04设置为输出模式*/
ldr r0, =gpio1_gdir_register
ldr r1, =0x10
str r1, [r0]
/*将GPIO_DR 设置为0, gpio1全部输出为低电平*/
ldr r0, =gpio1_dr_register
ldr r1, =0x0
str r1, [r0]
/*跳出light_led函数,返回跳转位置*/
mov pc, lr
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。