• 1
• 0
• 14

oscpu-framework forked from am/oscpu-framework

`一生一芯`开发框架早期笔记分支，chisel块曾有bug落后另一分支，已修复，verilog块有一些起步demo，注重对原版的注释，现【保留可能适合科班高手使用的简约difftest输出】作为异步调试分支对比另一【difftest汉化友善冗余输出中文的 https://gitee.com/r...

• 1
• 0
• 0

Hazard5

VHDL

5-stage RISC-V CPU, originally developed for RISCBoy

• 1
• 0
• 0

RISCBoy

C++

Portable games console, designed from scratch: CPU, graphics, PCB, and the kitchen sink

• 1
• 0
• 0

Hazard3

VHDL

3-stage RV32IMACZb* processor with debug

• 1
• 0
• 0

reCamera-OS

Python

upstream: https://github.com/sophgo/sophpi/tree/sg200x-evb

• 1
• 0
• 0

OSHW-reCamera-Series

Python

Define the Most Advanced AI Camera The open-source, modular design, and programmable system to build your next vision AI project

• 1
• 0
• 2

NPUCore forked from echodjx/NPUCore

• 2
• 1
• 0

PLCT-Weekly

每个月1号和16号，[PLCT开源进展] 半月刊更新最新工作进展 - https://www.zhihu.com/column/plct-lab

• 1
• 0
• 0

OpenGADL-Model

Python

• 1
• 0
• 0

OpenGADL-Data

Python

• 1
• 0
• 0

OpenGADL-Model-Pro

Python

• 1
• 0
• 0

My_pictures

Python

• 1
• 0
• 4

GNRchip

JavaScript

forked from SIGer/1023

JavaScript

技术是立身之本，能完成一个世界级的作品是每个技术人的梦想，王璞老师就是这样一位尊敬的前辈，值得同学们学习。本仓以他分享的开源芯片学习的路线图为基础，探讨如何能让芯片教育赋能给每一位年轻人，不只是一个OFFER，而是一个锦绣前程。

• 1
• 0
• 0

OpenICE

Verilog

开源FPGA开发板-OpenICE 介绍及抽奖 原创 碎碎思 OpenFPGA 2020-07-23 08:14 首先呢，先强调一遍，我做板子不是为了挣钱，因为国内目前的形式比较严峻，只是为了体验一下开源的工具和环境，也为了后人能对FPGA有个新的认识，所以不会触碰到任何人的蛋糕。 ...

• 1
• 0
• 70

iEDA

C++

forked from OSCC/iEDA

C++

从 Netlist 到 GDS 的开源芯片设计 EDA 平台

• 1
• 0
• 0

arduFPGA-assembler

Verilog

This assembler is intended to run on arduFPGA game console and arduFPGA development board, but with some changes will be able to fit into an

• 1
• 0
• 1

YadanArduino forked from VeriMake/YadanArduino

使用Arduino IDE 开发YADANSoC

• 1
• 0
• 812

tinyriscv

Verilog

forked from liangkangnan/tinyriscv

Verilog

一个从零开始写的极简、非常易懂的RISC-V处理器核。

• 1
• 0
• 35

RV-LINK

C

forked from bh6bao/RV-LINK

C

用RISC-V开发板实现的RISC-V仿真器。

• 1
• 0
• 13

YADANSoC forked from VeriMake/YADANSoC

基于YADAN Core设计的SoC