chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
《CPU设计实战 LoongArch版》远程FPGA平台实验环境
《CPU设计实战 LoongArch版》本地FPGA平台实验环境
一个从零开始写的极简、非常易懂的RISC-V处理器核。
顺序2发射RV64G核心
开放课程《循序渐进,学习开发一个 RISC-V 上的操作系统》配套教材代码仓库。 mirror to https://github.com/plctlab/riscv-operating-system-mooc
上海交通大学 IPADS《现代操作系统:原理与实现》ChCore 课程实验 v2。实验分为Lab1-Lab5,分别位于相应的分支。实验说明文档位于docs目录下。
简易的RISC-V五级流水线标量处理器:CK_RISCV; 支持RV32I指令集,使用Veriog编写,简单易懂; 参照公司研发环境,设计一套规范的设计与验证环境;
《30天自制操作系统》NASM+GCC+QEMU实现
计算机系统要素-从零开始构建现代计算机