《CPU设计实战 LoongArch版》本地FPGA平台实验环境
loongarch32r openLA1000 core
loongarch32r openLA500 core
学习uvm
SpinalHDL描述的一款基于LoongArch指令集的单发射7级流水通用中央处理器核
一篇全面的 Bluespec SystemVerilog (BSV) 中文教程,介绍了BSV的调度、FIFO数据流、多态等高级特性,展示了BSV相比于传统Verilog开发的优势。
“行知”系列“争流”处理器
LoongArch Spinal Core A simple pipelined 32-bits processor