FPGA 工程开发实践项目。

三种哈希表的Verilog硬件实现结构

FPGA基础项目学习

在FPGA上搭建Cortex-M3软核、图像协处理器，通过OV5640采集车牌图像，实现车牌的识别与结果显示。基于Altera DE1 FPGA，依据AHB-Lite总线，将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端，设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果（20张车牌）存储在RAM中，通过AHB总线由M3调用并显示识别结果。

我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov5640摄像头采集实时图像，经过检测系统的检测后，将已经框出人脸的实时图像通过HDMI输出到显示器，同时可以通过UART查看检测时间等信息，还能通过板载LED灯查看检测到的人脸数量

F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具有流水线和请求响应两种使用模式。

开源的FIR滤波器

该库是用标准 Verilog (2005) 编写的，包含超过 25,000 行 Verilog 代码，超过 150 个单独的模块。功能示例包括：FIFO、SPI（主/从）、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。

完整项目，UVC摄像头，IMX219(索尼) ->（MIPI）进入FPGA ->FX3(USB PHY)出去，实现整个数据流

FPGA I3C

本项目基于zynq-7020(正点原子启明星+OV5640+4.3'800x480)实现了ISP图像处理(将ov5640的isp关闭，在7020上实现ISP功能)，输出到LCD和HDMI，软件基于SDK裸机开发

FPGA学习过程中的代码文件。

少逻辑量FPGA图像处理库。在verilog中实现简单的图像处理操作，该项目围绕一个中央图像处理模块展开image_processing.v，使用 verilator 仿真。在ICE40上实现。 使用 1Mbit 的 ram 将图像存储到两个缓冲区中，输入和存储。在输入区中加载和读取，在存储区中计算。两区可交换。多数操作在存储区完成，对图像应用操作（如 binary_add），则结果写入存储区。

8051软核 设计文档： https://github.com/freecores/8051/blob/master/doc/pdf/oc8051_spec.pdf

重庆大学由2017年开始实施的计算机组成原理课程改革实验内容，通过合理的梯度划分，一步一步由单独器件连接构成CPU，最后实现一个简单的MIPS五级流水CPU。