基于QT开发的可视化FPGA-EDA软件

一篇全面的 Bluespec SystemVerilog (BSV) 中文教程，介绍了BSV的调度、FIFO数据流、多态等高级特性，展示了BSV相比于传统Verilog开发的优势。

FPGA 工程开发实践项目。

三种哈希表的Verilog硬件实现结构

xilinx FPGA模块 1.async_fifo(异步FIFO)

FPGA基础项目学习

在FPGA上搭建Cortex-M3软核、图像协处理器，通过OV5640采集车牌图像，实现车牌的识别与结果显示。基于Altera DE1 FPGA，依据AHB-Lite总线，将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端，设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果（20张车牌）存储在RAM中，通过AHB总线由M3调用并显示识别结果。

基于TangPrimer20k的FPGA图像预处理应用设计。使用高云的TangPrimer20k开发板实现车牌字符识别。

我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov5640摄像头采集实时图像，经过检测系统的检测后，将已经框出人脸的实时图像通过HDMI输出到显示器，同时可以通过UART查看检测时间等信息，还能通过板载LED灯查看检测到的人脸数量

The VD100 development board is based on the Xilinx Versal AI Edge series chip xcve2302 and is designed with a core board and a bottom board.

F-I-L是一个FPGA平台的开源的图像处理库，已经拥有了许多常用操作，并在不断更新中。这些操作被以IP核的形式进行了封装，遵循同一种规范化的接口，同时具有流水线和请求响应两种使用模式。

收集开源的CPU/SOC，并搭建统一的Verilog Simulator和FPGA验证平台，能加载执行同一个ELF程序。 目前支持的CPU有OpenMSP430, UltraEmbedded RISC-V SoC, T-Head E902, E906; 支持的Simulator皆为开源的iverilog, verilator; 支持的FPGA综合工具是Xilinx的Vivado。

1000M以太网交换机，支持多种市场化功能，与商业交换机更接近，功能更丰富

开源的FIR滤波器

该库是用标准 Verilog (2005) 编写的，包含超过 25,000 行 Verilog 代码，超过 150 个单独的模块。功能示例包括：FIFO、SPI（主/从）、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。