登录
注册
开源
企业版
高校版
搜索
帮助中心
使用条款
关于我们
开源
企业版
高校版
私有云
Gitee AI
NEW
我知道了
查看详情
登录
注册
12月28日,「开源中国源创会年终盛典」珠海站再次回归!点击免费报名参会
#FPGA
有10个公开仓库匹配此标签
MIT
全部项目
MulanPSL-2.0
0BSD
AFL-3.0
AGPL-3.0
Apache-2.0
Artistic-2.0
BSD-2-Clause
BSD-3-Clause
BSD-3-Clause-Clear
BSD-4-Clause
BSL-1.0
CC-BY-4.0
CC-BY-SA-4.0
CC0-1.0
CECILL-2.1
CERN-OHL-P-2.0
CERN-OHL-S-2.0
CERN-OHL-W-2.0
ECL-2.0
EPL-1.0
EPL-2.0
EUPL-1.1
EUPL-1.2
GFDL-1.3
GPL-2.0
GPL-3.0
ISC
LGPL-2.1
LGPL-3.0
LPPL-1.3c
MIT-0
MPL-2.0
MS-PL
MS-RL
MulanPSL-1.0
MulanPubL-1.0
MulanPubL-2.0
NCSA
ODbL-1.0
OFL-1.1
OSL-3.0
PostgreSQL
UPL-1.0
Unlicense
Vim
WTFPL
Zlib
全部语言
Java
JavaScript
HTML
CSS
Python
C
Shell
C++
TypeScript
PHP
C#
Go
Objective-C
Android
Kotlin
Ruby
Assembly
Swift
NodeJS
Perl
Dart
Lua
Matlab
Rust
其他
PowerShell
HTML/CSS
微信
Scala
Groovy
C/C++
XSLT
Verilog
R
QML
Pascal
Docker
CoffeeScript
FORTRAN
Erlang
Emacs Lisp
ActionScript
SQL
Smalltalk
Delphi
VHDL
M
TeX/LaTeX
ASP
Visual Basic
Clojure
Common Lisp
Awk
LiveScript
Haskell
Scheme
Elixir
Julia
易语言
OCaml
YAML
AutoHotkey
Pawn
Puppet
Ada
D
Standard ML
XML
Logos
Arduino
Prolog
VimL
汇编
Coq
Haxe
ColdFusion
Vala
Crystal
Scilab
Racket
Lisp
Slash
Eiffel
eC
DOT
Zephir
Nemerle
Stars
Starred
最新推荐
最近更新
寒生同学/FPGA_Project
27
FPGA 工程开发实践项目。
FPGA
Verilog
接近2年前
lonngyue/DetectHumanFaces
5
我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC,通过ov5640摄像头采集实时图像,经过检测系统的检测后,将已经框出人脸的实时图像通过HDMI输出到显示器,同时可以通过UART查看检测时间等信息,还能通过板载LED灯查看检测到的人脸数量
FPGA
软核
目标识别
Verilog
2年多前
lonngyue/oh
3
该库是用标准 Verilog (2005) 编写的,包含超过 25,000 行 Verilog 代码,超过 150 个单独的模块。功能示例包括:FIFO、SPI(主/从)、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。
FPGA
通用接口
Verilog
6个月前
lonngyue/zynq_cam_isp_demo
2
本项目基于zynq-7020(正点原子启明星+OV5640+4.3'800x480)实现了ISP图像处理(将ov5640的isp关闭,在7020上实现ISP功能),输出到LCD和HDMI,软件基于SDK裸机开发
FPGA
ISP
Verilog
2年多前
lonngyue/step_into_mips
1
重庆大学由2017年开始实施的计算机组成原理课程改革实验内容,通过合理的梯度划分,一步一步由单独器件连接构成CPU,最后实现一个简单的MIPS五级流水CPU。
FPGA
软核
Verilog
2年多前
lonngyue/wujian100_open
0
阿里,无剑 FPGA 开源
FPGA
软核
Verilog
2年多前
Top嵌入式/FPGA流水灯
0
基于VHDL语言的FPGA流水灯
FPGA
vhdl
VHDL
接近4年前
lonngyue/DisplayPort_Verilog
0
Digilent Nexys 视频开发板上的 Xilinx Artix-7 FPGA DP接口
DP
FPGA
Verilog
2年前
JunnanLi/FL-M32
0
FL-M32通信处理器
RISC-V
FPGA
Verilog
1年前
lonngyue/Xilinx_Library
0
Vivado诸多IP,包括图像处理等
FPGA
Verilog
1年多前
点此查找更多帮助
搜索帮助
Git 命令在线学习
如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大,如何减小?
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release(发行版)
将 PHP 项目自动发布到 packagist.org
回到顶部