仓库 - RZJM (fengshuaigit)

1

0

0

RZJM/ADAU1716 IP Core

Verilog

zedboard or miz702 ADAU1716 drive ip

最近更新: 接近9年前

4

8

5

RZJM/Miz702_VGA

Verilog

基于zynq的VGA驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片

最近更新: 接近9年前

2

1

2

RZJM/Miz702_HDMI

Verilog

基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2

最近更新: 9年前

1

0

1

RZJM/FPGA_VGA

Verilog

用verilog编写的VGA_控制器，包含modelsim测试代码，以及quartus ii 工程。通过了上板验证。

最近更新: 9年前

0

1

1

RZJM/FPGA_UART

用verilog编写的UART源码，包含测试代码。

最近更新: 9年前

2

1

1

RZJM/Miz702_QT_OPenCV_TEST

C++

将实现在Xilinx ZYNQ上用QT+OpenCV实现显示图像，使用OpenCV上的边缘检测算法进行演示。使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Ubuntu12.04 32bit Qt:4.7.0 OpenCV:2.4.9

最近更新: 暂未更新

1

4

3

RZJM/hdl

Verilog

在ADI github clone的，ADI的用FPGA驱动的参考例程。再次备份防止哪天github又打不开。

最近更新: 暂未更新

2

1

1

RZJM/no-OS

Software drivers for systems without OS From:ADI

最近更新: 暂未更新

1

1

1

RZJM/linux-xlnx

The official Linux kernel from Xilinx

最近更新: 暂未更新

2

0

1

RZJM/embeddedsw

From:Xilinx Embedded Software (embeddedsw) Development Original URL:https://github.com/Xilinx/embeddedsw.git

最近更新: 暂未更新

1 0 0 RZJM/ADAU1716 IP Core Verilog

4 8 5 RZJM/Miz702_VGA Verilog

2 1 2 RZJM/Miz702_HDMI Verilog

1 0 1 RZJM/FPGA_VGA Verilog

0 1 1 RZJM/FPGA_UART

2 1 1 RZJM/Miz702_QT_OPenCV_TEST C++

1 4 3 RZJM/hdl Verilog

2 1 1 RZJM/no-OS

1 1 1 RZJM/linux-xlnx

2 0 1 RZJM/embeddedsw

1

0

0

RZJM/ADAU1716 IP Core

Verilog

4

8

5

RZJM/Miz702_VGA

Verilog

2

1

2

RZJM/Miz702_HDMI

Verilog

1

0

1

RZJM/FPGA_VGA

Verilog

0

1

1

RZJM/FPGA_UART

2

1

1

RZJM/Miz702_QT_OPenCV_TEST

C++

1

4

3

RZJM/hdl

Verilog

2

1

1

RZJM/no-OS

1

1

1

RZJM/linux-xlnx

2

0

1

RZJM/embeddedsw