加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
贡献代码
同步代码
取消
提示: 由于 Git 不支持空文件夾,创建文件夹后会生成空的 .keep 文件
Loading...
README

空文件

简介

verilog实现OFDM基带 开发工具: Quartus II 15.0 (64-bit) Modelsim SE-64 10.2c FPGA型号:Cyclone V SX SoC—5CSXFC6D6F31C6N 硬件平台:SoCKit( Cyclone V) + ARRADIO(AD9361) 展开 收起
Verilog 等 5 种语言
取消

发行版

暂无发行版

贡献者

全部

近期动态

加载更多
不能加载更多了
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化